Analizar y comparar el lenguaje de alto nivel SystemC frente a los de HDL. aplicación al diseño de sistemas de computo
| dc.centro | E.T.S.I. Informática | es_ES |
| dc.contributor.advisor | Escaño-Quero, Rafael | |
| dc.contributor.author | Jiménez-Jiménez, Francisco | |
| dc.date.accessioned | 2016-05-20T11:27:35Z | |
| dc.date.available | 2016-05-20T11:27:35Z | |
| dc.date.created | 2014-12 | |
| dc.date.issued | 2016-05-20 | |
| dc.departamento | Electrónica | |
| dc.description.abstract | La complejidad de los sistemas actuales de computación ha obligado a los diseñadores de herramientas CAD/CAE a acondicionar lenguajes de alto nivel, tipo C++, para la descripción y automatización de estructuras algorítmicas a sus correspondientes diseños a nivel físico. Los proyectos a realizar se encuadran dentro de una línea de trabajo consistente en estudiar la programación, funcionamiento de los lenguajes SystemC y SystemVerilog, sus herramientas asociadas y analizar cómo se adecuan a las restricciones temporales y físicas de los componentes (librerías, IP's, macro-celdas, etc) para su directa implementación. En una primera fase, y para este TFG, se estudiarán los componentes que conforman el framework elegido que es SystemC y su inclusión en herramientas de diseño arquitectural. Este conocimiento nos ayudará a entender el funcionamiento y capacidad de dicha herramienta y proceder a su correcto manejo. Analizaremos y estudiaremos unos de los lenguajes de alto nivel de los que hace uso dicha herramienta. Una vez entendido el contexto de aplicación, sus restricciones y sus elementos, diseñaremos una estructura hardware. Una vez que se tenga el diseño, se procederá a su implementación haciendo uso, si es necesario, de simuladores. El proyecto finalizará con una definición de un conjunto de pruebas con el fin de verificar y validar la usabilidad y viabilidad de nuestra estructura hardware propuesta. | es_ES |
| dc.identifier.uri | http://hdl.handle.net/10630/11456 | |
| dc.language.iso | spa | es_ES |
| dc.rights | by-nc-nd | * |
| dc.rights.accessRights | open access | es_ES |
| dc.subject | VHDL (Lenguaje de descripción de material informático) | es_ES |
| dc.subject | VERILOG (Lenguaje de descripción de material informático) | es_ES |
| dc.subject | Lenguajes de programación | es_ES |
| dc.subject | Diseño asistido por ordenador | es_ES |
| dc.subject | Grado en Ingeniería de Computadores - Trabajos Fin de Grado | |
| dc.subject | Informática - Trabajos Fin de Grado | |
| dc.subject.other | SystemC | es_ES |
| dc.subject.other | VHDL | es_ES |
| dc.subject.other | Verilog | es_ES |
| dc.subject.other | Ingeniería de computadores | es_ES |
| dc.title | Analizar y comparar el lenguaje de alto nivel SystemC frente a los de HDL. aplicación al diseño de sistemas de computo | es_ES |
| dc.title.alternative | Analyze and compare high level language SystemC versus HDL. Application to the design of computer systems | es_ES |
| dc.type | bachelor thesis | es_ES |
| dspace.entity.type | Publication | |
| relation.isAdvisorOfPublication | 4dc5c1cd-78ff-402f-a0bf-2904dca238d3 | |
| relation.isAdvisorOfPublication.latestForDiscovery | 4dc5c1cd-78ff-402f-a0bf-2904dca238d3 |
Files
Original bundle
1 - 1 of 1

