Mejorando el rendimiento de la memoria transaccional para aplicaciones irregulares

dc.centroE.T.S.I. Informáticaen_US
dc.contributor.authorPedrero-Luque, Manuel
dc.contributor.authorGutiérrez-Carrasco, Eladio Damián
dc.contributor.authorRomero-Montiel, Sergio
dc.contributor.authorPlata-González, Óscar Guillermo
dc.date.accessioned2018-11-15T10:02:01Z
dc.date.available2018-11-15T10:02:01Z
dc.date.created2015
dc.date.issued2018-11-15
dc.departamentoArquitectura de Computadores
dc.description.abstractLa Memoria Transaccional (TM) ofrece un modelo de ejecución concurrente optimista en arquitecturas multinúcleo, permitiendo a los programadores extraer paralelismo cuando la información de las dependencias de datos no está disponible hasta la ejecución ́del programa. Existe investigación reciente enfocada a explotar paralelismo a nivel de hilo usando TM. Sin embargo estas propuestas son de uso general, válidas para cualquier tipo de aplicación. Este trabajo presenta ReduxSTM, un TM software especialmente diseñado para mejorar la extracción de paralelismo en aplicaciones irregulares. La gestión de las versiones y la detección de conflictos se han diseñado para aprovechar tanto la ordenación secuencial de las transacciones, necesaria para asegurar la corrección de los resultados, como la privatización de patrones de reducción, un patrón de acceso a memoria muy frecuente en aplicaciones irregulares. La información adicional que proporcionan estas propiedades en tiempo de ejecución se utiliza para evitar abortos transaccionales innecesarios. Se ha elegido una función del benchmark 300.twolf de la suite SPEC CPU2000 como ejemplo de programa irregular con reducciones. Este código se ha paralelizado mediante TM utilizando ReduxSTM y una versión ordenada de TinySTM. Los resultados muestran que ReduxSTM es capaz de explotar más paralelismo.en_US
dc.identifier.urihttps://hdl.handle.net/10630/16871
dc.language.isospaen_US
dc.rights.accessRightsopen accessen_US
dc.subjectArquitectura de ordenadoresen_US
dc.subject.otherAplicaciones irregularesen_US
dc.subject.otherMemoria transaccionalen_US
dc.subject.otherThread-leve speculationen_US
dc.subject.otherPatrones de reducciónen_US
dc.titleMejorando el rendimiento de la memoria transaccional para aplicaciones irregularesen_US
dc.typejournal articlees_ES
dspace.entity.typePublication
relation.isAuthorOfPublicationb3d821ff-c24d-45b0-bf0a-8e689eb8f2f2
relation.isAuthorOfPublicationf3eeec7d-5b4e-4ca9-abad-3cb620f46252
relation.isAuthorOfPublication2f141728-34de-4bd9-8920-494251c3b768
relation.isAuthorOfPublication34b85e22-88ce-4035-a53e-2bafb0c3310b
relation.isAuthorOfPublication.latestForDiscoveryb3d821ff-c24d-45b0-bf0a-8e689eb8f2f2

Files

Original bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
jp2015.pdf
Size:
1.77 MB
Format:
Adobe Portable Document Format
Description:

Collections