RT Conference Proceedings
T1 Barreras especulativas con memoria transaccional
A1 Pedrero-Luque, Manuel
A1 Quislant-del-Barrio, Ricardo
A1 Gutiérrez-Carrasco, Eladio Damián
A1 López-Zapata, Emilio
A1 Plata-González, Óscar Guillermo
K1 Programación en paralelo (Informática)
AB La Memoria Transaccional (TM) es una alternativa al modelo de programación basado en locks que pretende simplificar la programación paralela. TM sustituye locks por transacciones para resolver el problema de la exclusión mutua. Las transacciones se ejecutan de manera optimista, en paralelo, mientras el sistema transaccional comprueba si hay conflictos entre ellas. En este trabajo proponemos el uso de transacciones para implementar una barrera especulativa (SB) optimista que reemplace las barreras pesimistas basadas en locks. SBs aprovecha el soporte TM hardware para permitir que los hilos salten la barrera y ejecuten especulativamente. Cuando un hilo llega a una barrera abre una transacción para proteger la ejecución y poder volver a la barrera en caso de conflicto. Cuando el último hilo alcanza la barrera los hilos especulativos pueden acometer los cambios.
PB Sociedad de Arquitectura y Tecnología de Computadores (SARTECO)
YR 2019
FD 2019
LK https://hdl.handle.net/10630/18440
UL https://hdl.handle.net/10630/18440
LA spa
NO Sociedad de Arquitectura y Tecnología de Computadores (SARTECO)Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech.
DS RIUMA. Repositorio Institucional de la Universidad de Málaga
RD 20 ene 2026