RT Generic
T1 Aceleración de simulaciones bit-true para la  optimización de anchos de palabra mediante  herramientas de síntesis de alto nivel
T2 Acceleration of bit-true simulations for word length  optimization using high-level synthesis tools
A1 Turcu, Ionut Vasile
K1 Circuitos digitales
K1 FPGA (Matrices lógicas programables por el usuario)
K1 Lenguajes de descripción hardware
K1 Grado en Ingeniería de Computadores - Trabajos Fin de Grado
K1 Informática - Trabajos Fin de Grado
AB El propósito del presente trabajo  n de grado es proporcionar al diseñador de circuitosdigitales un sistema que ejecute la optimización de anchos de palabra a un circuito digital, me diante simulaciones bit-true aceleradas por dispositivos hardware FPGA. Estas simulacionesbit-true se basan en la ejecución iterada del algoritmo a optimizar dadas unas restricciones enlos anchos de palabra de cada variable, con la  nalidad de explorar las posibles combinacio nes de anchos de palabra, que minimicen los recursos del circuito digital y cumplan el errormáximo soportado. Para facilitar un nivel más alto de abstracción y una mejor metodología dediseño de aceleradores hardware, este sistema se ha diseñado utilizando herramientas de sín tesis de alto nivel, que de nen un sistema acelerador utilizando un lenguaje de programacióncomún como es C++. Los resultados indican una aceleración de hasta un 5.25x en algoritmosde alta carga computacional como puede ser un  ltro de respuesta  nita al impulso, ahorrandodías o semanas de tiempo de ejecución. Por otro lado, es razonable concluir que al utilizar ellenguaje de programación C++, el sistema se hace más accesible y entendible que utilizandolenguajes de descripción de hardware habituales para la programación de FPGA como Verilogo VHDL.
YR 2021
FD 2021-12
LK https://hdl.handle.net/10630/23619
UL https://hdl.handle.net/10630/23619
LA spa
DS RIUMA. Repositorio Institucional de la Universidad de Málaga
RD 20 ene 2026