RT Generic
T1 Diseño de un acelerador en plataforma RISC-V para el algoritmo DTW.
T2 Accelerator design for the DTW algorithm in RISC-V platform.
A1 Carriba Merino, Raúl
K1 Informática - Trabajos Fin de Grado
K1 Grado en Ingeniería de Computadores - Trabajos Fin de Grado
AB Este trabajo de fin de grado tiene como objetivo principal desarrollar unacelerador hardware para el algoritmo Dynamic Time Warping compatible con laplataforma de desarrollo X-Heep, así como analizar su rendimiento en comparacióncon ejecutar el algoritmo en software a través del microcontrolador de propósitogeneral del sistema. Para ello, primero se ha realizado la implementación delacelerador en SystemVerilog, para posteriormente adaptarlo como un periféricointerno dentro de X-Heep. También se ha desarrollado un driver en C para podercontrolarlo y así realizar las pruebas pertinentes. A mayores, se ha realizado lasíntesis del hardware para validar su corrección, así como comprobar el consumo delconjunto. Los resultados obtenidos indican que con el uso del acelerador se obtieneuna mejora de media de 23.16 veces más rendimiento con respecto a la ejecuciónde la versión software de igual características por parte del microcontrolador delsistema, además de mejorar la eficiencia energética del cálculo.
YR 2025
FD 2025
LK https://hdl.handle.net/10630/45971
UL https://hdl.handle.net/10630/45971
LA spa
DS RIUMA. Repositorio Institucional de la Universidad de Málaga
RD 18 mar 2026