2026-05-27T11:57:48Zhttps://riuma.uma.es/rest/oai/request

oai:riuma.uma.es:10630/120512026-02-03T12:04:44Zcom_10630_2254col_10630_37959

Quislant-del-Barrio, Ricardo Gutiérrez-Carrasco, Eladio Damián Zapata, Emilio L. Plata-González, Óscar Guillermo 2016-09-20T12:03:45Z 2016-09-20T12:03:45Z 2016-09-20 http://hdl.handle.net/10630/12051 http://orcid.org/0000-0001-9748-9161 Los sistemas comerciales que ofrecen memoria transaccional (TM) implementan un sistema hardware best-effort (BE-HTM) con limitaciones. Es necesario programar un fallback software basado en cerrojos para asegurar el progreso de la aplicación. En este artículo se propone un nuevo tipo de irrevocabilidad hardware (un modo transaccional que marca las transacciones como no abortables) para hacer frente a las limitaciones de los sistemas BE-HTM de una manera mas eficiente, y para liberar a al usuario de tener que programar un fallback. Se basa en el concepto de suscripción relajada utilizada o en el contexto de la programación de fallbacks basada o en cerrojos, donde la transacción se suscribe al cerrojo al final de la misma en lugar de al principio. El mecanismo de irrevocabilidad relajada hardware no involucra cambios en el protocolo de coherencia y se compara con su homólogo software, que proponemos como un fallback con suscripción relajada de espera escapada. También proponemos la irrevocabilidad relajada con anticipación, un mecanismo que no se puede implementar en software, y que mejora el rendimiento de las aplicaciones con múltiples reemplazos de bloques transaccionales de caché. La evaluación de las propuestas se lleva a cabo con el simulador Simics/GEMS junto con la suite de benchmarks STAMP, y se obtiene una mejora de rendimiento sobre el fallback del 14% al 28% para algunos benchmarks. spa open access by-nc-nd Arquitectura de computadores Irrevocabilidad Relajada para Memoria Transaccional Hardware conference output