<?xml version="1.0" encoding="UTF-8"?><?xml-stylesheet type="text/xsl" href="static/style.xsl"?><OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd"><responseDate>2026-05-30T07:33:37Z</responseDate><request verb="GetRecord" identifier="oai:riuma.uma.es:10630/9903" metadataPrefix="marc">https://riuma.uma.es/rest/oai/request</request><GetRecord><record><header><identifier>oai:riuma.uma.es:10630/9903</identifier><datestamp>2026-02-03T12:01:27Z</datestamp><setSpec>com_10630_2254</setSpec><setSpec>col_10630_37959</setSpec></header><metadata><record xmlns="http://www.loc.gov/MARC21/slim" xmlns:dcterms="http://purl.org/dc/terms/" xmlns:doc="http://www.lyncode.com/xoai" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.loc.gov/MARC21/slim http://www.loc.gov/standards/marcxml/schema/MARC21slim.xsd">
   <leader>00925njm 22002777a 4500</leader>
   <datafield ind2=" " ind1=" " tag="042">
      <subfield code="a">dc</subfield>
   </datafield>
   <datafield ind2=" " ind1=" " tag="720">
      <subfield code="a">Gálvez-Rojas, Sergio</subfield>
      <subfield code="e">author</subfield>
   </datafield>
   <datafield ind2=" " ind1=" " tag="720">
      <subfield code="a">Dorado-Pérez, Gabriel</subfield>
      <subfield code="e">author</subfield>
   </datafield>
   <datafield ind2=" " ind1=" " tag="720">
      <subfield code="a">Hernández, Pilar</subfield>
      <subfield code="e">author</subfield>
   </datafield>
   <datafield ind2=" " ind1=" " tag="720">
      <subfield code="a">Esteban-Risueño, Francisco</subfield>
      <subfield code="e">author</subfield>
   </datafield>
   <datafield ind2=" " ind1=" " tag="260">
      <subfield code="c">2015-06-15</subfield>
   </datafield>
   <datafield ind2=" " ind1=" " tag="520">
      <subfield code="a">En este trabajo se aborda el análisis de las características hardware,&#xd;
rendimiento y eficiencia del chip E16G301 incorporado en la placa Parallella&#xd;
Board. Este chip es un procesador que integra 16 núcleos RISC cuya memoria&#xd;
se encuentra mapeada en la del ordenador host que la aloja. Actualmente su&#xd;
programación resulta demasiado artesanal y limitada, lo que complica los&#xd;
desarrollos y fuerza a invertir un gran esfuerzo para obtener un rendimiento&#xd;
razonable. A pesar de ello, se demuestra que desarrollo simplificado de un&#xd;
algoritmo de cálculo intensivo (el algoritmo Smith-Waterman, usado en&#xd;
Bioinformática) permite obtener un rendimiento por núcleo bastante aceptable.&#xd;
Para ilustrar este aspecto, se proporciona una comparativa con la misma&#xd;
implementación en otras dos plataformas many-core (Tile64 e Intel Xeon-Phi)&#xd;
que también evidencia una gran eficiencia energética.</subfield>
   </datafield>
   <datafield ind1="8" ind2=" " tag="024">
      <subfield code="a">http://hdl.handle.net/10630/9903</subfield>
   </datafield>
   <datafield tag="653" ind2=" " ind1=" ">
      <subfield code="a">Arquitectura de ordenadores</subfield>
   </datafield>
   <datafield ind2="0" ind1="0" tag="245">
      <subfield code="a">Arquitectura Epiphany III. Una primera toma de contacto</subfield>
   </datafield>
</record>
</metadata></record></GetRecord></OAI-PMH>