• ReduxSTM: Optimizing STM designs for Irregular Applications 

      Pedrero Luque, Manuel; Gutierrez-Carrasco, Eladio Damian; Romero-Montiel, Sergio; Plata-Gonzalez, Oscar Guillermo (2018-11-15)
    • Soporte de Orden y Reducciones en Sistemas de Memoria Transaccional 

      Pedrero Luque, Manuel (UMA Editorial, 2018-11-12)
      En esta tesis se proponen soluciones basadas en memoria transaccional (TM) para optimizar la detección y resolución de conflictos en códigos que presentan operaciones de reducción. Las reducciones aparecen frecuentemente ...
    • Speculative Barriers with Transactional Memory 

      Pedrero Luque, Manuel; Quislant, Ricardo; Gutierrez-Carrasco, Eladio Damian; López-Zapata, Emilio; Plata-Gonzalez, Oscar Guillermo (IEEE, 2020-12-14)
      Transactional Memory (TM) is a synchronization model for parallel programming which provides optimistic concurrency control. Transactions can run in parallel and are only serialized in case of conflict. In this work we use ...
    • Tecnologías para el archivo de información digital a largo plazo 

      Plata-Gonzalez, Oscar Guillermo; López-Zapata, Emilio; Larrosa Jiménez, Antonio; Segura Plaza, Pedro (UMA/SEDOC, 2011-04-06)
      Las tecnologías digitales ha aumentado enormemente nuestra capacidad para almacenar cantidades ingentes de información. Hoy se guarda cualquier tipo de información en algún dispositivo digital. Pero esta capacidad de ...
    • TMbarrier: speculative barriers using hardware transactional memory 

      Pedrero Luque, Manuel; Gutierrez-Carrasco, Eladio Damian; Plata-Gonzalez, Oscar Guillermo (2018-11-15)
      Barrier is a very common synchronization method used in parallel programming. Barriers are used typically to enforce a partial thread execution order, since there may be dependences between code sections before and after ...
    • Towards a Software Transactional Memory for heterogeneous CPU-GPU processors 

      Villegas, Alejandro; Navarro, Angeles; Asenjo-Plaza, Rafael; Plata-Gonzalez, Oscar Guillermo (2017-09-15)
      The heterogeneous Accelerated Processing Units (APUs) integrate a multi-core CPU and a GPU within the same chip. Modern APUs provide the programmer with platform atomics, used to communicate the CPU cores with the GPU using ...
    • Transactional memory on heterogeneous architectures 

      Villegas Fernandez, Alejandro (UMA Editorial, 2018-02)
      Si observamos las necesidades computacionales de hoy, y tratamos de predecir las necesidades del mañana, podemos concluir que el procesamiento heterogéneo estará presente en muchos dispositivos y aplicaciones. El motivo ...