Mostrar el registro sencillo del ítem

dc.contributor.authorGonzález-Navarro, María Ángeles 
dc.contributor.authorAsenjo-Plaza, Rafael 
dc.contributor.authorPlata-González, Óscar Guillermo 
dc.contributor.authorVillegas Fernández, Alejandro
dc.date.accessioned2018-09-19T11:23:02Z
dc.date.available2018-09-19T11:23:02Z
dc.date.created2018
dc.date.issued2018-09-19
dc.identifier.urihttps://hdl.handle.net/10630/16492
dc.description.abstractEn los procesadores multi-núcleo, la memoria transaccional (TM) ha aparecido como una alternativa prometedora a las técnicas basadas en cerrojos para garantizar exclusión mutua y está siendo incluida como parte de procesadores comerciales. De igual forma, dado que las GPUs se están convirtiendo en el acelerador más popular de la actualidad, los fabricantes están integrándolas dentro del mismo chip, creando las llamadas APUs (Accelerated Processing Units). Sin embargo, la sincronización entre CPU y GPU aún se lleva a cabo con mecanismos muy simples basados en operaciones atómicas y señales. Por tanto, es responsabilidad de los programadores implementar técnicas más avanzadas de exclusión mútua. Las técnicas basadas en TM aún no han sido explotadas en este tipo de procesadores y, por tanto, es importante hacer propuestas de sincronización avanzadas. En este artículo proponemos una librería de TM software enfocada a su uso en procesadores APU. El objetivo es que las transacciones puedan ejecutarse tanto en CPU como en GPU simultáneamente y que se permita la sincronización en forma de exclusión mutua entre ambos dispositivos. Nuestra propuesta, llamada APUTM, se enfoca en minimizar la comunicación entre la CPU y la GPU de los metadatos requeridos para manejar TM. La evaluación de esta propuesta muestra que, utilizando este mecanismo de sincronización, es posible mejorar el tiempo de ejecución de las aplicaciones secuenciales con un reducido esfuerzo en la programación.en_US
dc.language.isospaen_US
dc.rightsinfo:eu-repo/semantics/openAccessen_US
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/*
dc.subjectProcesadoresen_US
dc.subject.otherMemoria transaccionalen_US
dc.subject.otherProcesadores heterogéneosen_US
dc.titleMemoria Transaccional Software en Procesadores CPU+GPU Heterogéneosen_US
dc.typeinfo:eu-repo/semantics/conferenceObjecten_US
dc.centroE.T.S.I. Informáticaen_US
dc.relation.eventtitleJornadas Sartecoen_US
dc.relation.eventplaceTeruel, Españaen_US
dc.relation.eventdate12/09/2018en_US
dc.rights.ccAttribution-NonCommercial-NoDerivatives 4.0 Internacional*


Ficheros en el ítem

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem

Attribution-NonCommercial-NoDerivatives 4.0 Internacional
Excepto si se señala otra cosa, la licencia del ítem se describe como Attribution-NonCommercial-NoDerivatives 4.0 Internacional