Mostrar el registro sencillo del ítem
Barreras especulativas con memoria transaccional
dc.contributor.author | Pedrero-Luque, Manuel | |
dc.contributor.author | Quislant-del-Barrio, Ricardo | |
dc.contributor.author | Gutiérrez-Carrasco, Eladio Damián | |
dc.contributor.author | López-Zapata, Emilio | |
dc.contributor.author | Plata-González, Óscar Guillermo | |
dc.date.accessioned | 2019-09-23T11:11:12Z | |
dc.date.available | 2019-09-23T11:11:12Z | |
dc.date.created | 2019 | |
dc.date.issued | 2019 | |
dc.identifier.uri | https://hdl.handle.net/10630/18440 | |
dc.description.abstract | La Memoria Transaccional (TM) es una alternativa al modelo de programación basado en locks que pretende simplificar la programación paralela. TM sustituye locks por transacciones para resolver el problema de la exclusión mutua. Las transacciones se ejecutan de manera optimista, en paralelo, mientras el sistema transaccional comprueba si hay conflictos entre ellas. En este trabajo proponemos el uso de transacciones para implementar una barrera especulativa (SB) optimista que reemplace las barreras pesimistas basadas en locks. SBs aprovecha el soporte TM hardware para permitir que los hilos salten la barrera y ejecuten especulativamente. Cuando un hilo llega a una barrera abre una transacción para proteger la ejecución y poder volver a la barrera en caso de conflicto. Cuando el último hilo alcanza la barrera los hilos especulativos pueden acometer los cambios. | en_US |
dc.description.sponsorship | Sociedad de Arquitectura y Tecnología de Computadores (SARTECO) Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech. | en_US |
dc.language.iso | spa | en_US |
dc.publisher | Sociedad de Arquitectura y Tecnología de Computadores (SARTECO) | en_US |
dc.rights | info:eu-repo/semantics/openAccess | en_US |
dc.subject | Programación en paralelo (Informática) | en_US |
dc.subject.other | Barreras Especulativas | en_US |
dc.subject.other | Memoria Transaccional | en_US |
dc.subject.other | IBM Power8 | en_US |
dc.subject.other | Memoria Compartida | en_US |
dc.title | Barreras especulativas con memoria transaccional | en_US |
dc.type | info:eu-repo/semantics/conferenceObject | en_US |
dc.centro | E.T.S.I. Informática | en_US |
dc.relation.eventtitle | XXX Jornadas de Paralelismo (JP2019) | en_US |
dc.relation.eventplace | Cáceres, España | en_US |
dc.relation.eventdate | 18 de Septiembre de 2019 | en_US |