Estas son las colecciones en las que puede catalogar la producción investigadora del departamento Arquitectura de Computadores. Si considera que ninguna de estas se ajusta a su material pida una nueva colección en la sección de sugerencias.

Colecciones en esta comunidad

Envíos recientes

  • Reproducible SUmmation under HUB Format 

    Villalba-Moreno, Julio; Hormigo-Aguilar, Javier; Jaime Rodriguez, Francisco Jose
    Floating point reproducibility is a property claimed by programmers and end users. Half-Unit-Biased (HUB) is a new representation format in which the round to nearest is carried out by truncation, preventing any ...
  • Boosting Backward Search Throughput for FM-Index Using a Compressed Encoding 

    Herruzo Ruiz, José Manuel; Gonzalez-Navarro, Sonia; Ibáñez, Pablo; Viñals, Victor; Alastruey-Benedé, Jesús; [et al.] (2019-04-11)
    The rapid development of DNA sequencing technologies has demanded for com- pressed data structures supporting fast pattern matching queries. FM-index is a widely-used compressed data structure that also supports fast ...
  • Path planning for socially-aware humanoid robots 

    Constantinescu, Denisa-Andreea; Rohra, Aakash; Padir, Taskin; Kaeli, David; Rohra (2019-04-11)
    Designing efficient autonomous navigation systems for mobile robots involves consideration of the robotís environment while arriving at a systems architecture that trades off multiple constraints. We have architected a ...
  • Soporte de Orden y Reducciones en Sistemas de Memoria Transaccional 

    Pedrero Luque, Manuel (UMA Editorial, 2018-11-12)
    En esta tesis se proponen soluciones basadas en memoria transaccional (TM) para optimizar la detección y resolución de conflictos en códigos que presentan operaciones de reducción. Las reducciones aparecen frecuentemente ...
  • Gait recognition from multiple view-points 

    Castro Payan, Francisco Manuel (UMA Editorial, 2018-11-15)
    Arquitectura de Computadores Resumen tesis: La identificación automática de personas está ganando mucha importancia en los últimos años ya que se puede aplicar en entornos que deben ser seguros (aeropuertos, centrales ...
  • Algoritmos multicore para el cálculo de parámetros de visibilidad en sistemas de información geográfica 

    Rodriguez Cervilla, Antonio Manuel (UMA Editorial, 2018-10)
    La mayoría de los algoritmos de visibilidad en Sistemas de Información Geográfica (SIG) se basan en el cálculo y análisis de las Cuencas Visuales desde un punto o a lo sumo desde un conjunto limitado de puntos. El ...
  • Modelling vessel fleet composition for maintenance operations at offshore wind farms 

    Gutiérrez-Alcoba, Alejandro; Garcia, Inmaculada; Ortega López, Gloria; Hendrix, Eligius Maria Theodorus (2018-12-20)
    Chartering a vessel fleet to support maintenance operations at offshore wind farms (OWF's) constitutes one of the major costs of maintaining this type of installations. Literature describes deterministic optimization models ...
  • ReduxSTM: Optimizing STM designs for Irregular Applications 

    Pedrero, Manuel; Gutierrez, Eladio; Romero-Montiel, Sergio; Plata, Oscar (2018-11-15)
  • Mejorando el rendimiento de la memoria transaccional para aplicaciones irregulares 

    Pedrero, Manuel; Gutiérrez, Eladio; Romero-Montiel, Sergio; Plata, Oscar (2018-11-15)
    La Memoria Transaccional (TM) ofrece un modelo de ejecución concurrente optimista en arquitecturas multinúcleo, permitiendo a los programadores extraer paralelismo cuando la información de las dependencias de datos no está ...
  • A Comparative Analysis of STM Approaches to Reduction Operations in Irregular Applications 

    Pedrero, Manuel; Gutierrez-Carrasco, Eladio Damian; Romero-Montiel, Sergio; Plata-Gonzalez, Oscar Guillermo
    As a recently consolidated paradigm for optimistic concurrency in modern multicore architectures, Transactional Memory (TM) can help to the exploitation of parallelism in irregular applications when data dependence ...
  • TMbarrier: speculative barriers using hardware transactional memory 

    Pedrero, Manuel; Gutiérrez Carrasco, Eladio D.; Plata, Oscar (2018-11-15)
    Barrier is a very common synchronization method used in parallel programming. Barriers are used typically to enforce a partial thread execution order, since there may be dependences between code sections before and after ...
  • Transactional memory on heterogeneous architectures 

    Villegas Fernandez, Alejandro (UMA Editorial, 2018-02)
    Si observamos las necesidades computacionales de hoy, y tratamos de predecir las necesidades del mañana, podemos concluir que el procesamiento heterogéneo estará presente en muchos dispositivos y aplicaciones. El motivo ...
  • Computational methods and parallel strategies in dynamic decision making 

    Gutierrez-Alcoba, Alejandro (UMA Editorial, 2018)
    Esta tesis analiza aplicaciones de toma de decisiones dinámica para un conjunto de problemas. Pueden diferenciarse dos líneas principales. La primera trata problemas de gestión de la cadena de suministro para productos ...
  • Fast HUB Floating-point Adder for FPGA 

    Villalba-Moreno, Julio; Hormigo-Aguilar, Javier; Gonzalez-Navarro, Sonia (2018-10-17)
    Several previous publications have shown the area and delay reduction when implementing real number computation using HUB formats for both floating-point and fixed-point. In this paper, we present a HUB floating-point ...
  • Memoria Transaccional Software en Procesadores CPU+GPU Heterogéneos 

    Navarro, Angeles; Asenjo-Plaza, Rafael; Plata-Gonzalez, Oscar Guillermo; Villegas, Alejandro (2018-09-19)
    En los procesadores multi-núcleo, la memoria transaccional (TM) ha aparecido como una alternativa prometedora a las técnicas basadas en cerrojos para garantizar exclusión mutua y está siendo incluida como parte de procesadores ...
  • Scheduling strategies for parallel patterns on heterogeneous architectures 

    Vilches Reina, Antonio (UMA Editorial, 2017)
    During the last decade, power consumption and energy efficiency have become key aspects in processor design. Nowadays, the power consumption is the principal limitation for further scaling of chip multiprocessors design ...
  • Explotando el nuevo módulo OpenCL de Intel TBB 

    Romero, Jose Carlos; Villegas, Alejandro; Navarro, Angeles; Rodriguez, Andres; Asenjo, Rafael (2018-07-20)
    Este artículo tiene como objetivo contribuir al desarrollo de la programación paralela trabajando en una de las herramientas desarrolladas por Intel: Intel Threading Building Blocks (Intel TBB). Hemos implementado una ...
  • A scheduling theory framework for GPU tasks efficient execution 

    Lázaro Muñoz, Antonio José; López Albelda, Bernabé; Gonzalez-Linares, Jose Maria; Guil-Mata, Nicolas (2018-07-16)
    Concurrent execution of tasks in GPUs can reduce the computation time of a workload by overlapping data transfer and execution commands. However it is difficult to implement an efficient run- time scheduler ...
  • High performance computing in the cloud 

    Torreño Tirado, Óscar (UMA Editorial, 2017-06-14)
    The numerous technological advances in data acquisition techniques allow the massive production of enormous amounts of data in diverse fields such as astronomy, health and social networks. Nowadays, only a small part of ...
  • A first step to accelerating fingerprint matching based on deformable minutiae clustering 

    Romero, Luis F.; Tabik, Siham; Sánchez, Andrés Jesús; Medina Pérez, Miguel Angel; Herrera, Francisco (2018-07-12)
    Fingerprint recognition is one of the most used biometric methods for authentication. The identification of a query fingerprint requires matching its minutiae against every minutiae of all the fingerprints of the database. ...

Más