JavaScript is disabled for your browser. Some features of this site may not work without it.

    Listar

    Todo RIUMAComunidades & ColeccionesPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentrosDepartamentos/InstitutosEditoresEsta colecciónPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentrosDepartamentos/InstitutosEditores

    Mi cuenta

    AccederRegistro

    Estadísticas

    Ver Estadísticas de uso

    DE INTERÉS

    Datos de investigaciónReglamento de ciencia abierta de la UMAPolítica de RIUMAPolitica de datos de investigación en RIUMAOpen Policy Finder (antes Sherpa-Romeo)Dulcinea
    Preguntas frecuentesManual de usoContacto/Sugerencias
    Ver ítem 
    •   RIUMA Principal
    • Docencia
    • Trabajos Fin de Grado
    • Ver ítem
    •   RIUMA Principal
    • Docencia
    • Trabajos Fin de Grado
    • Ver ítem

    Aceleración de simulaciones bit-true para la optimización de anchos de palabra mediante herramientas de síntesis de alto nivel

    • Autor
      Turcu, Ionut Vasile
    • Director/es
      Hormigo-Aguilar, JavierAutoridad Universidad de Málaga
    • Fecha
      2021-12
    • Palabras clave
      Circuitos digitales; FPGA (Matrices lógicas programables por el usuario); Lenguajes de descripción hardware; Grado en Ingeniería de Computadores - Trabajos Fin de Grado; Informática - Trabajos Fin de Grado
    • Resumen
      El propósito del presente trabajo n de grado es proporcionar al diseñador de circuitos digitales un sistema que ejecute la optimización de anchos de palabra a un circuito digital, me diante simulaciones bit-true aceleradas por dispositivos hardware FPGA. Estas simulaciones bit-true se basan en la ejecución iterada del algoritmo a optimizar dadas unas restricciones en los anchos de palabra de cada variable, con la nalidad de explorar las posibles combinacio nes de anchos de palabra, que minimicen los recursos del circuito digital y cumplan el error máximo soportado. Para facilitar un nivel más alto de abstracción y una mejor metodología de diseño de aceleradores hardware, este sistema se ha diseñado utilizando herramientas de sín tesis de alto nivel, que de nen un sistema acelerador utilizando un lenguaje de programación común como es C++. Los resultados indican una aceleración de hasta un 5.25x en algoritmos de alta carga computacional como puede ser un ltro de respuesta nita al impulso, ahorrando días o semanas de tiempo de ejecución. Por otro lado, es razonable concluir que al utilizar el lenguaje de programación C++, el sistema se hace más accesible y entendible que utilizando lenguajes de descripción de hardware habituales para la programación de FPGA como Verilog o VHDL.
    • URI
      https://hdl.handle.net/10630/23619
    • Compartir
      RefworksMendeley
    Mostrar el registro completo del ítem
    Ficheros
    Turcu Ionut Vasile Memoria.pdf (1.843Mb)
    Colecciones
    • Trabajos Fin de Grado

    Estadísticas

    Buscar en Dimension
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
     

     

    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA