JavaScript is disabled for your browser. Some features of this site may not work without it.

    Listar

    Todo RIUMAComunidades & ColeccionesPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentrosDepartamentos/InstitutosEditoresEsta colecciónPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentrosDepartamentos/InstitutosEditores

    Mi cuenta

    AccederRegistro

    Estadísticas

    Ver Estadísticas de uso

    DE INTERÉS

    Datos de investigaciónReglamento de ciencia abierta de la UMAPolítica de RIUMAPolitica de datos de investigación en RIUMAOpen Policy Finder (antes Sherpa-Romeo)Dulcinea
    Preguntas frecuentesManual de usoContacto/Sugerencias
    Ver ítem 
    •   RIUMA Principal
    • Docencia
    • Trabajos Fin de Grado
    • Ver ítem
    •   RIUMA Principal
    • Docencia
    • Trabajos Fin de Grado
    • Ver ítem

    Aceleración de funciones hash mediante FPGAs

    • Autor
      Díaz Reyes, David
    • Director/es
      Hormigo-Aguilar, JavierAutoridad Universidad de Málaga
    • Fecha
      2023
    • Palabras clave
      Arquitectura de ordenadores; Informática - Trabajos Fin de Grado; Grado en Ingeniería Informática - Trabajos Fin de Grado
    • Resumen
      Este trabajo de fin de grado, tiene como objetivo principal, comparar el rendimiento de las funciones hash criptográficas SHA-256 y SHA-512, en las arquitecturas hardware CPU y FPGA. Tiene como propósito secundario, servir a un programador de software, de guía introductoria al diseño de aceleradores hardware en FPGA. Para realizar el análisis de rendimiento, ambas funciones hash se han implementado en C++, y optimizado para ejecutarse en CPU. Las implementaciones destinadas a la ejecución en FPGA, también se han realizado en C++, gracias al uso de herramientas HLS, capaces de traducir un lenguaje de alto nivel a otro lenguaje RTL. Las implementaciones para FPGA, están divididas en dos partes: un código host, que se ejecuta en el procesador y un kernel, que ejecuta la FPGA y que también ha sido optimizado específicamente para este hardware, mediante el uso de directivas HLS. Los resultados obtenidos, indican que el algoritmo SHA-256 obtiene 3,71 veces más rendimiento en FPGA que en CPU, por otro lado, el rendimiento de SHA-512 es 1,80 veces mejor en FPGA.
    • URI
      https://hdl.handle.net/10630/26054
    • Compartir
      RefworksMendeley
    Mostrar el registro completo del ítem
    Ficheros
    Díaz Reyes David Memoria.pdf (3.211Mb)
    Colecciones
    • Trabajos Fin de Grado

    Estadísticas

    Buscar en Dimension
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
     

     

    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA