Mostrar el registro sencillo del ítem
Aceleración de funciones hash mediante FPGAs
dc.contributor.advisor | Hormigo-Aguilar, Javier | |
dc.contributor.author | Díaz Reyes, David | |
dc.contributor.other | Arquitectura de Computadores | es_ES |
dc.date.accessioned | 2023-02-24T09:12:15Z | |
dc.date.available | 2023-02-24T09:12:15Z | |
dc.date.created | 2022-12 | |
dc.date.issued | 2023 | |
dc.identifier.uri | https://hdl.handle.net/10630/26054 | |
dc.description.abstract | Este trabajo de fin de grado, tiene como objetivo principal, comparar el rendimiento de las funciones hash criptográficas SHA-256 y SHA-512, en las arquitecturas hardware CPU y FPGA. Tiene como propósito secundario, servir a un programador de software, de guía introductoria al diseño de aceleradores hardware en FPGA. Para realizar el análisis de rendimiento, ambas funciones hash se han implementado en C++, y optimizado para ejecutarse en CPU. Las implementaciones destinadas a la ejecución en FPGA, también se han realizado en C++, gracias al uso de herramientas HLS, capaces de traducir un lenguaje de alto nivel a otro lenguaje RTL. Las implementaciones para FPGA, están divididas en dos partes: un código host, que se ejecuta en el procesador y un kernel, que ejecuta la FPGA y que también ha sido optimizado específicamente para este hardware, mediante el uso de directivas HLS. Los resultados obtenidos, indican que el algoritmo SHA-256 obtiene 3,71 veces más rendimiento en FPGA que en CPU, por otro lado, el rendimiento de SHA-512 es 1,80 veces mejor en FPGA. | es_ES |
dc.language.iso | spa | es_ES |
dc.rights | info:eu-repo/semantics/openAccess | es_ES |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | Arquitectura de ordenadores | es_ES |
dc.subject | Informática - Trabajos Fin de Grado | es_ES |
dc.subject | Grado en Ingeniería Informática - Trabajos Fin de Grado | es_ES |
dc.subject.other | FPGA | es_ES |
dc.subject.other | Hash | es_ES |
dc.subject.other | Aceleración hardware | es_ES |
dc.subject.other | Síntesis de alto nivel | es_ES |
dc.subject.other | SHA-2 | es_ES |
dc.title | Aceleración de funciones hash mediante FPGAs | es_ES |
dc.title.alternative | Hash functions acceleration on FPGAs | es_ES |
dc.type | info:eu-repo/semantics/bachelorThesis | es_ES |
dc.centro | E.T.S.I. Informática | es_ES |
dc.rights.cc | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |