JavaScript is disabled for your browser. Some features of this site may not work without it.

    Listar

    Todo RIUMAComunidades & ColeccionesPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentrosDepartamentos/InstitutosEditoresEsta colecciónPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentrosDepartamentos/InstitutosEditores

    Mi cuenta

    AccederRegistro

    Estadísticas

    Ver Estadísticas de uso

    DE INTERÉS

    Datos de investigaciónReglamento de ciencia abierta de la UMAPolítica de RIUMAPolitica de datos de investigación en RIUMAOpen Policy Finder (antes Sherpa-Romeo)Dulcinea
    Preguntas frecuentesManual de usoContacto/Sugerencias
    Ver ítem 
    •   RIUMA Principal
    • Investigación
    • Artículos
    • Ver ítem
    •   RIUMA Principal
    • Investigación
    • Artículos
    • Ver ítem

    Direct interface circuits for resistive sensors affected by lead wire resistances

    • Autor
      Hidalgo-López, José AntonioAutoridad Universidad de Málaga
    • Fecha
      2023-08
    • Editorial/Editor
      Elsevier
    • Palabras clave
      Electrónica; Circuitos de interfaces; Cables eléctricos; Detectores
    • Resumen
      This article proposes two novel circuits for the digital readout of resistive sensors with parasitic series resistances caused by the lead wire needed to connect remote sensors. Both circuits are based on so-called direct interface circuits (DICs). These circuits perform a resistance-to-time-to-digital conversion by adding some external components to a digital processors (DP). The new circuits are very simple since they only use a capacitor and two or three resistors, depending on the proposal. A single discharging of the capacitor provides two or three time measurements to estimate the resistance of the sensor, eliminating the influence of lead wire resistances. Using a single discharging process simultaneously reduces error sources, measurement time, and energy consumption. A circuit that uses an FPGA as DP to estimate resistances corresponding to several thermal sensors presents systematic errors below 0.15% or 0.12%, depending on the proposal, for a maximum measurement time of 1.09 ms.
    • URI
      https://hdl.handle.net/10630/27151
    • DOI
      https://dx.doi.org/10.1016/j.measurement.2023.113250
    • Compartir
      RefworksMendeley
    Mostrar el registro completo del ítem
    Ficheros
    1-s2.0-S026322412300814X-main.pdf (1.378Mb)
    Colecciones
    • Artículos

    Estadísticas

    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
     

     

    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
    REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA