JavaScript is disabled for your browser. Some features of this site may not work without it.

    Listar

    Todo RIUMAComunidades & ColeccionesPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentrosEsta colecciónPor fecha de publicaciónAutoresTítulosMateriasTipo de publicaciónCentros

    Mi cuenta

    AccederRegistro

    Estadísticas

    Ver Estadísticas de uso

    DE INTERÉS

    Datos de investigaciónReglamento de ciencia abierta de la UMAPolítica de RIUMAPolitica de datos de investigación en RIUMASHERPA/RoMEODulcinea
    Preguntas frecuentesManual de usoDerechos de autorContacto/Sugerencias
    Listar AC - Contribuciones a congresos científicos por tema 
    •   RIUMA Principal
    • Investigación
    • Arquitectura de Computadores - (AC)
    • AC - Contribuciones a congresos científicos
    • Listar AC - Contribuciones a congresos científicos por tema
    •   RIUMA Principal
    • Investigación
    • Arquitectura de Computadores - (AC)
    • AC - Contribuciones a congresos científicos
    • Listar AC - Contribuciones a congresos científicos por tema

    ListarAC - Contribuciones a congresos científicos por tema "Aritmética computacional"

    • 0-9
    • A
    • B
    • C
    • D
    • E
    • F
    • G
    • H
    • I
    • J
    • K
    • L
    • M
    • N
    • O
    • P
    • Q
    • R
    • S
    • T
    • U
    • V
    • W
    • X
    • Y
    • Z

    Ordenar por:

    Orden:

    Resultados:

    Mostrando ítems 1-4 de 4

    • título
    • fecha de publicación
    • fecha de envío
    • ascendente
    • descendente
    • 5
    • 10
    • 20
    • 40
    • 60
    • 80
    • 100
      • Digit recurence division under HUB format 

        Villalba-Moreno, JulioAutoridad Universidad de Málaga (2016-07-21)
        Half-Unit-Biased format is based on shifting the representation line of the binary numbers by half Unit in the Last Place. The main feature of this format is that the round to nearest is carried out by a simple truncation, ...
      • Efficient Floating-Point Representation for Balanced Codes for FPGA Devices 

        Villalba-Moreno, JulioAutoridad Universidad de Málaga; Hormigo-Aguilar, JavierAutoridad Universidad de Málaga; Corbera-Peña, Francisco JavierAutoridad Universidad de Málaga; Gonzalez, Mario; López-Zapata, EmilioAutoridad Universidad de Málaga (2013-10-30)
        We propose a floating–point representation to deal efficiently with arithmetic operations in codes with a balanced number of additions and multiplications for FPGA devices. The variable shift operation is very slow in ...
      • Optimizing DSP Circuits by a New Family of Arithmetic Operators 

        Hormigo-Aguilar, JavierAutoridad Universidad de Málaga; Villalba-Moreno, JulioAutoridad Universidad de Málaga (2014-11-19)
        A new family of arithmetic operators to optimize the implementation of circuits for digital signal processing is presented. Thanks to use of a new technique which reduces the quantification errors, the proposed operators ...
      • Reproducible SUmmation under HUB Format 

        Villalba-Moreno, JulioAutoridad Universidad de Málaga; Hormigo-Aguilar, JavierAutoridad Universidad de Málaga; Jaime-Rodriguez, Francisco JoseAutoridad Universidad de Málaga
        Floating point reproducibility is a property claimed by programmers and end users. Half-Unit-Biased (HUB) is a new representation format in which the round to nearest is carried out by truncation, preventing any ...
        REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
        REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
         

         

        REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA
        REPOSITORIO INSTITUCIONAL UNIVERSIDAD DE MÁLAGA