Patrón pipeline aplicado a arquitecturas heterogéneas big.LITTLE
| dc.centro | E.T.S.I. Informática | es_ES |
| dc.contributor.author | Vilches Reina, Antonio | |
| dc.contributor.author | Rodríguez-Moreno, Andrés | |
| dc.contributor.author | González-Navarro, María Ángeles | |
| dc.contributor.author | Corbera-Peña, Francisco Javier | |
| dc.contributor.author | Asenjo-Plaza, Rafael | |
| dc.date.accessioned | 2015-09-25T09:58:34Z | |
| dc.date.available | 2015-09-25T09:58:34Z | |
| dc.date.created | 2015 | |
| dc.date.issued | 2015-09-25 | |
| dc.departamento | Arquitectura de Computadores | |
| dc.description.abstract | En este trabajo, proponemos una solución para permitir la ejecución de aplicaciones de tipo streaming, que constan de una serie de etapas, sobre arquitecturas heterogéneas con un multicore y una GPU integrada. Para ello, presentamos una API que permite especificar el nivel de paralelismo explotado en el multicore, la asignación de las etapas del pipeline a los procesadores (CPU y GPU), y el número de threads. Usando una aplicación real de tipo streaming como caso de estudio, evaluamos el impacto que tienen los parámetros anteriores sobre el rendimiento y la eficiencia energética de un procesador heterogéneo (Exynos 5 Octa) que se caracteriza por tener 3 tipos de procesadores: Una GPU, un quad-core ARM Cortex A15 y un quad-core ARM Cortex A7. Además, exploramos algunas optimizaciones de memoria y descubrimos que el resultado de las mismas depende del tipo de la granularidad del trabajo, y que además ayudan a reducir el consumo de energía. | es_ES |
| dc.description.sponsorship | Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech. | es_ES |
| dc.identifier.orcid | http://orcid.org/0000-0002-1570-3863 | es_ES |
| dc.identifier.uri | http://hdl.handle.net/10630/10327 | |
| dc.language.iso | spa | es_ES |
| dc.relation.eventdate | 23/09/2015 | es_ES |
| dc.relation.eventplace | Córdoba, España | es_ES |
| dc.relation.eventtitle | Jornadas Sarteco 2015 | es_ES |
| dc.rights | by-nc-nd | |
| dc.rights.accessRights | open access | es_ES |
| dc.subject | Arquitectura de ordenadores | es_ES |
| dc.subject.other | Patrón pipeline | es_ES |
| dc.subject.other | Chips heterogéneos | es_ES |
| dc.subject.other | GPU integrada en chip | es_ES |
| dc.subject.other | Eficiencia energética | es_ES |
| dc.title | Patrón pipeline aplicado a arquitecturas heterogéneas big.LITTLE | es_ES |
| dc.type | conference output | es_ES |
| dspace.entity.type | Publication | |
| relation.isAuthorOfPublication | b215fbc9-d0f2-4bbb-a17c-e6055e984f68 | |
| relation.isAuthorOfPublication | 0857b903-5728-47c9-b298-a203bf081d23 | |
| relation.isAuthorOfPublication | 8ab59ac8-5b1b-4235-8f6c-b69120dc89e1 | |
| relation.isAuthorOfPublication | 6ea008bf-69ee-4104-a942-2033b5b07ab8 | |
| relation.isAuthorOfPublication.latestForDiscovery | b215fbc9-d0f2-4bbb-a17c-e6055e984f68 |
Files
Original bundle
1 - 1 of 1

