Patrón pipeline aplicado a arquitecturas heterogéneas big.LITTLE

dc.centroE.T.S.I. Informáticaes_ES
dc.contributor.authorVilches Reina, Antonio
dc.contributor.authorRodríguez-Moreno, Andrés
dc.contributor.authorGonzález-Navarro, María Ángeles
dc.contributor.authorCorbera-Peña, Francisco Javier
dc.contributor.authorAsenjo-Plaza, Rafael
dc.date.accessioned2015-09-25T09:58:34Z
dc.date.available2015-09-25T09:58:34Z
dc.date.created2015
dc.date.issued2015-09-25
dc.departamentoArquitectura de Computadores
dc.description.abstractEn este trabajo, proponemos una solución para permitir la ejecución de aplicaciones de tipo streaming, que constan de una serie de etapas, sobre arquitecturas heterogéneas con un multicore y una GPU integrada. Para ello, presentamos una API que permite especificar el nivel de paralelismo explotado en el multicore, la asignación de las etapas del pipeline a los procesadores (CPU y GPU), y el número de threads. Usando una aplicación real de tipo streaming como caso de estudio, evaluamos el impacto que tienen los parámetros anteriores sobre el rendimiento y la eficiencia energética de un procesador heterogéneo (Exynos 5 Octa) que se caracteriza por tener 3 tipos de procesadores: Una GPU, un quad-core ARM Cortex A15 y un quad-core ARM Cortex A7. Además, exploramos algunas optimizaciones de memoria y descubrimos que el resultado de las mismas depende del tipo de la granularidad del trabajo, y que además ayudan a reducir el consumo de energía.es_ES
dc.description.sponsorshipUniversidad de Málaga. Campus de Excelencia Internacional Andalucía Tech.es_ES
dc.identifier.orcidhttp://orcid.org/0000-0002-1570-3863es_ES
dc.identifier.urihttp://hdl.handle.net/10630/10327
dc.language.isospaes_ES
dc.relation.eventdate23/09/2015es_ES
dc.relation.eventplaceCórdoba, Españaes_ES
dc.relation.eventtitleJornadas Sarteco 2015es_ES
dc.rightsby-nc-nd
dc.rights.accessRightsopen accesses_ES
dc.subjectArquitectura de ordenadoreses_ES
dc.subject.otherPatrón pipelinees_ES
dc.subject.otherChips heterogéneoses_ES
dc.subject.otherGPU integrada en chipes_ES
dc.subject.otherEficiencia energéticaes_ES
dc.titlePatrón pipeline aplicado a arquitecturas heterogéneas big.LITTLEes_ES
dc.typeconference outputes_ES
dspace.entity.typePublication
relation.isAuthorOfPublicationb215fbc9-d0f2-4bbb-a17c-e6055e984f68
relation.isAuthorOfPublication0857b903-5728-47c9-b298-a203bf081d23
relation.isAuthorOfPublication8ab59ac8-5b1b-4235-8f6c-b69120dc89e1
relation.isAuthorOfPublication6ea008bf-69ee-4104-a942-2033b5b07ab8
relation.isAuthorOfPublication.latestForDiscoveryb215fbc9-d0f2-4bbb-a17c-e6055e984f68

Files

Original bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
paper.pdf
Size:
3.66 MB
Format:
Adobe Portable Document Format