Diseño de un acelerador en plataforma RISC-V para el algoritmo DTW.

Abstract

Este trabajo de fin de grado tiene como objetivo principal desarrollar un acelerador hardware para el algoritmo Dynamic Time Warping compatible con la plataforma de desarrollo X-Heep, así como analizar su rendimiento en comparación con ejecutar el algoritmo en software a través del microcontrolador de propósito general del sistema. Para ello, primero se ha realizado la implementación del acelerador en SystemVerilog, para posteriormente adaptarlo como un periférico interno dentro de X-Heep. También se ha desarrollado un driver en C para poder controlarlo y así realizar las pruebas pertinentes. A mayores, se ha realizado la síntesis del hardware para validar su corrección, así como comprobar el consumo del conjunto. Los resultados obtenidos indican que con el uso del acelerador se obtiene una mejora de media de 23.16 veces más rendimiento con respecto a la ejecución de la versión software de igual características por parte del microcontrolador del sistema, además de mejorar la eficiencia energética del cálculo.